Method and device for bit synchronisation

Dispositif et méthode pour la synchronisation de bits

Verfahren und Anordnung zur Bitsynchronisation

Abstract

Bei Punkt-zu-Multipunkt-Übertragungsstrecken werden die von den Teilnehmern an eine Zentrale gesendeter Burstsignale aufgrund unterschiedlicher Entfernung mit unterschiedlicher Phasenlage und unterschiedlicher Amplitude empfangen. Zur Erkennung der Phasenlage dient eine, dem eigentlichen Nutzsignal vorangestellte Präambel mit einer Dauer von etwa 10 bis 40 Bitperioden, die zu kurz für den Betrieb üblicher Phasenregelschleifen hoher Güte ist. Erfindungsgemäß wird in parallelen Signalkanälen entweder das empfangene Burstsignal von stufenweise verzögerten Taktsignalen oder das unverzögerte Taktsignal mit stufenweise verzögerten Burstsignalen abgetastet. Die erzeugten Abtastsignale jeweils benachbarter Kanäle modulo-2-addiert, so daß sich ein Summensignal ergibt, in dem entsprechend den Pegeländerungen im Empfangssignal logische Eins-Impulse auftreten, die zur Steuerung eines Umschalters verwendet werden
Burst signals sent from subscribers to a central station along point-to-multipoint transmission paths are received with different phase lengths and different amplitudes due to their different distances. A preamble before the use signal with a duration of 10 to 40 bit periods is used to detect the phase length. Received burst signals are sampled using step-delayed clock signals, or non-delayed clock signals are used to sample step-wise delayed burst signals in parallel signal channels. The sampled signals of adjacent channels are modulo-2 added to form a sum value which includes logical 1 pulses according to the level shift in the received signal. The sum value is used to control a switch.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (5)

    Publication numberPublication dateAssigneeTitle
    DE-3012075-A1October 08, 1981Standard Elektrik Lorenz AgReceiving circuit for data bits with jitter - has multiple pre-sampling circuit to select mid-bit clock pulse timing
    EP-0384536-A1August 29, 1990Telecommunications Radioelectriques Et Telephoniques T.R.T., Philips Electronics N.V.Procédé et dispositif de synchronisation bit dans un récepteur de transmission de données numériques
    EP-0621703-A1October 26, 1994France TelecomVerfahren und Vorrichtung zur Taktrückgewinnung und Synchronisierung für den Empfang über ein ATM-Netz übertragener Daten
    US-3435424-AMarch 25, 1969Burroughs CorpSynchronizing system
    US-4984249-AJanuary 08, 1991First Pacific NetworksMethod and apparatus for synchronizing digital data symbols

NO-Patent Citations (1)

    Title
    KITAZAWA M ET AL: "A BIT SYNCHRONIZATION TECHNIQUE FOR PDS OPTICAL SUBSCRIBER LOOP SYSTEMS" PROCEEDINGS OF THE LOCAL OPTICAL NETWORKS, 1991, Seiten 8.2-01-8.2-10, XP000614467

Cited By (17)

    Publication numberPublication dateAssigneeTitle
    CN-101529790-BMay 20, 2015美国亚德诺半导体公司串行数字数据通信接口
    EP-0877505-A2November 11, 1998Nec CorporationSynchronous circuit controller for controlling data transmission between asynchronous circuits
    EP-0877505-A3October 10, 2001Nec CorporationContrôleur de circuit synchrone pour le contrôle de transmission de données entre circuits asynchrones
    EP-1791290-A1May 30, 2007SonoSite, Inc.Implied clock
    EP-1821448-A1August 22, 2007SICK STEGMANN GmbHVerfahren zur Synchronisation der Übertragung einer Bitfolge
    EP-1869818-A2December 26, 2007Freescale SemiconductorProcedes et appareils de synchronisation binaire de donnees transferees par une interface serie asynchrone multibroche
    EP-1869818-A4January 26, 2011Freescale Semiconductor IncMethods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
    NL-1018502-C2September 22, 2004Samsung Electronics Co LtdDataherstelinrichting en werkwijze voor het minimaliseren van fouten als gevolg van klokskew.
    NL-1021115-C2February 07, 2005Samsung Electronics Co LtdGegevensherwinningsschakeling voor het minimaliseren van het vermogensverbruik door niet gehele malen te overbemonsteren.
    US-6526106-B1February 25, 2003Nec CorporationSynchronous circuit controller for controlling data transmission between asynchrous circuit
    US-6959058-B2October 25, 2005Samsung Electronics Co., Ltd.Data recovery apparatus and method for minimizing errors due to clock skew
    US-8027421-B2September 27, 2011Analog Devices, Inc.Serial digital data communication interface for transmitting data bits each having a width of multiple clock cycles
    US-8090065-B2January 03, 2012Sonosite, Inc.Implied clock
    WO-2004042994-A1May 21, 2004Hochschule BremenCircuit et procede de transfert de donnees a grande vitesse
    WO-2006107615-A2October 12, 2006Freescale SemiconductorProcedes et appareils de synchronisation binaire de donnees transferees par une interface serie asynchrone multibroche
    WO-2008036413-A1March 27, 2008Analog Devices, Inc.Interface de communication de données numériques en série
    WO-9844674-A1October 08, 1998Siemens Nixdorf Informationssysteme AgPhasenjustierung schneller paralleler signale